AIBOU KAKASHI

星期五，和同事們看著無法連通的電路板，實在的很難想出那裡出了問題。

高速電路對電源的穩定性要求很高，因為瞬間必需要能夠提供所有電路的電流， 若是用電表看 ，絕對是無法看到任何問題， 因此高速的示波器是一定必要的。不過公司一直沒有更高速的示波器可以用。在借了協立廠商的示波器，發現板子上的輸出時鐘Jitter很大，所以我開始懷疑是否電源出現了問題。

以我看到的板子 1.2v 在原廠的規格，瞬間需要2.5A的輸出，當然就先懷疑一下。原廠的規格對於1.2V 的電壓只能容許1.14V~ 1.26V，也就是 1.2+/- 0.06V 的要求，算是很嚴格的。

所以，再用公司較低速的示波器一看，板子上的1.2V電壓居然是+/- 0.3V ，所以高速時鐘看到的板子上的電源是不穩定的，因此，高速邏輯電路就會有好幾個CYCLE是不正常的工作。這可以解釋經過PLL的輸出時鐘是有很大的Jitter的。

同事對電源轉換的電路做了一些修改後，問題果然有改善，也可以連通起來。不過那還是常溫而已 ，高溫可能還是會出問題。所以，我並沒有那麼興奮，因為，要在高溫下用示波器量測電源是很麻煩的。所以，如果使用懶人法，就是在常溫下再並聯一個假負載，如果在常溫下可以提供到需求電流的兩倍， 高溫的問題也就不大。 因為 DC/DC的 溫升，會有Power derating的問題 ，也就是轉換效率變差的問題， 這是要考慮進去的。

電源的轉換， 如3.3V -> 1.2V ，我們必需很清楚 ，有些雜訊是從3.3V 就帶入了， 如果輸出級濾波的效果不好時，這些雜訊就會產生輸出的Ripple了。 因此， 把輸入級先弄乾淨也是很重要的。

此外，選用好的電感與電容也是很重要的 電感會產生反電動勢，在高頻的響應上會組擋瞬間大電流的流入，會造成無法瞬間提供負載的大電流需求 。電容的ESR (effective serial resistance)也會直接影響濾波的效果。 當然PCB的怖局也是很重要的。

當半導體技術已經進入到65nm之際 ，對應好的電源設計也變得十分重要了。