AIBOU KAKASHI

通常工程人員都需要提供一個時程給業務部門或其他部門。可是能夠如期完成才是控制與管理的重點，計劃管理很容易流於型式，主要是提供資料的人員把它當作一件數據在處理，而不是當作一項細膩的工程。

以硬體設計來說，需要配合的相關人員很多，只要其中一個環節連繫出問題，時程就很容易變成參考用的數據。

(1) 機構設計與零件選用。在此一階段，要設定一個時間，因為所有的設計不可能是最完美的，追求最優化的設計便可。所以此一階段以一星期為佳。Long L/T的元件也需此時購買。

(2)資料研讀。消化所有選用的元件資料是非常需要時間，因為這會影響線路細部設計的成功與否。在此階段應該以電路板設計為前提，有關線路圖的元件繪製與接線在此一階段需要事先規劃。此一階段以兩星期為佳(如果資料很多)，如果資料不多，應於一星期內完成。此階段應確定機構設計並發包樣品製作，通常機構件(含烤漆)約需20工作天。其他所需元件此時也需購買。

(3)線路圖繪製。應於一星期內完成。工程樣品的BOM表應製作完成，以提供生物管做物料計畫。如果有FPGA/CPLD的設計，此時接腳與規格也需定案。

(4)PCB Layout，應於兩星期內完成。此時完整BOM表應製作完成。Gerber應提供組裝廠作程式規劃與鋼板製作。

(5) PCB製作。一般件約需七個工作天。此時測試計劃(DVT)草稿應該完成。

(6)PCBA製作，從領料到完成約3~5個工作天。

(7)機構組合與檢討。約1~2個工作天。

(8)實機硬體測試。約需七到十個工作天。此時測試計劃(DVT)完整版應該完成。FPGA/CPLD初板工能需能進行測試。

(9)整合測試。這部份是最難估算。通常是硬體開發時間的三到四倍左右。亦即硬體越複雜，整合時間越長。